

四、專題作品 Projects

● 畢業專題：Design and Verification of an ECG Analog Front-End and Fixed-Point RTL Filter


一、動機與目的：

以 ECG 當測試訊號，因為頻帶動態範圍大又帶有明確的波型可供驗證。設計重心為數位端（定點縮放、MAC 摺積、testbench 驗證）；類比前端則走過一次從連續訊號到數位處理前的訊號鏈。整合類比電路與可合成的數位硬體兩端。類比前端包含儀表放大器、高通／低通／陷波三段濾波；另一端以 Verilog 從頭建構的定點 FIR 管線，對數位化的訊號做濾波、並偵測心率。兩者合起來模擬「類比前端 → ADC → 數位處理」的訊號鏈設計。

二、系統與架構：


類比前端（IA → HPF → LPF → Notch）負責前級調理與放大，經 ADC 數位化後由三顆 FIR（HPF、LPF、Notch）串接、再接 RR 偵測器（圖五）。

本專題未實作實體 ADC，類比前端與數位管線目前各自獨立驗證，數位輸入來自訊號源模組，將 MATLAB 預先數位化的 ECG 樣本以 500 Hz 逐點播放，模擬 ADC 取樣之資料流（時間單位 1 ms、每緣反相 ⇒ 週期 2 ms ⇒ $f_s = 500\text{Hz}$ ）。



圖(五) 系統訊號鏈

數位端資料路如圖，各級間為 16-bit 有號資料。每一級 FIR 做成獨立、介面一致的模組，因此可單獨替換或驗證任一級，整體也易於後續上板。



圖(六) 數位資料路徑

三、 功能設計：

(1) 定點縮放與 ADC 模型

FPGA 處理浮點成本高，ECG 資料由 MATLAB 匯出時採定點縮放，以訊號絕對值最大值映射至 2^{15} ，再匯出為 16 進位檔（15 位元幅值 + 1 位元符號）。ADC 模組將檔案載入深度 65536 之記憶體，於時脈正緣依 index 依序輸出並在到底時迴繞，並設計 Reset（非同步清除）與 Enable（晶片選擇／啟動）以貼近真實 ADC 之控制行為。

$$x_{\text{int}}[n] = \text{round}\left(\frac{2^{15}}{\max_n |x[n]|} x[n]\right)$$


(2) FIR 濾波器與 MAC 摺積

FIR 以摺積 $y[n] = \sum_k h[k] x[n-k]$ 實現。濾波係數 $h[k]$ 是小數，在 FPGA 上運算單元大又耗資源，因此把每個係數乘上 2^{15} 、四捨五入成整數 $h_q[k] = \text{round}(2^{15}h[k])$ 。

乘加後的結果會被放大 2^{15} 倍，所以最後右移 15 位把尺度還原，結果限制在 16-bit 範圍內，超過就卡在最大/最小值避免數字溢位。

$$y[n] = \text{sat}_{16}\left(\left(\sum_k h_q[k] x[n-k]\right) \gg 15\right), \quad \text{sat}_{16}(v) = \min\{\max\{v, -32768\}, 32767\}$$

每一級移位暫存器把輸入逐級推移（ $x_{\text{delay}}[k] \leftarrow x_{\text{delay}}[k-1]$ ），乘法器把各級乘上對應係數，累加器以 32-bit 承接乘積和避免溢位（圖七）。



圖(七) FIR 之 MAC 資料路徑


三顆 FIR，高通頻率最低（5 Hz），過渡帶最窄，依 Bellanger 估計 $N \approx 3.1 f_s / \Delta f$ 所需階數最多，用 127 taps；低通、陷波各 64、65 taps。所有係數皆為線性相位對稱結構（表三）。數位段刻意收窄至 QRS 相關頻帶（約 5–40 Hz）以利 R 波偵測。

表(三) FIR 規格

模組	型式	f_c	taps	中心係數
fir_filter_hp	高通	5 Hz	127	$h[63] = 32122$
fir_filter	低通	40 Hz	64	$h[31] = h[32] = 5173$
fir_filter_bs	帶阻（陷波）	60 Hz	65	$h[32] = 32623$

(3) RR 間期偵測

RR 偵測器為 Pan-Tompkins 演算法之簡化。先將輸入平方 $e[n] = x[n]^2$ 以突顯 R 波、壓制 T 波與雜訊。當能量超過閾值 (THRESHOLD_SQ= 1.3×10^8 , $|x[n]| > 11402$) 且不在不反應期時，判定為 R 波，以計數器算出與上一個 R 波之間隔，並進入不反應期。不反應期取 $125 \text{ 點} \times 2\text{ms} = 250\text{ms}$ ，可有效避開 T 波造成的重複偵測 (圖八)。




圖(八) RR 偵測流程

(4) 類比前端電路


前端採儀表放大器 (增益 $\times 10$ ，增益全置於第一級以提高 CMRR)，後接單位增益之 Sallen-Key 二階高通 (0.5 Hz)、四階低通 (100 Hz) 與高品質函數雙 T 陷波 (60 Hz)，各級電路間穿插電壓隨耦器進行訊號隔離並避免負載效應。設計受可取得元件設計限制 (麥拉電容 $\leq 0.82\mu F$ 、電阻 $\leq 20k\Omega$)；其中 0.5 Hz 高通所需 RC 甚大，改以無極性電解電容實現。各級之 LTspice 模擬結果如圖：

- Instrumentation Amplifier




圖(九) 儀表放大器 IA ($A_d = 10$, $CMRR = 74\text{ dB}$)

- High-pass Filter




圖(十) 高通濾波器 HPF ($f_c = 0.5\text{ Hz}$)

- Low-pass Filter



圖(十一) 低通濾波器 LPF ($f_c=100$ Hz)

- High Q twin T notch Filter



圖(十二) 陷波濾波器 ($f_0=60$ Hz, $Q=5$)

四、瓶頸與原因探討

數位端目前每級 FIR 在單一時脈內以組合邏輯完成整條摺積（127/64/65 個乘加），這條很長的組合路徑會限制可達到的最高時脈（ f_{max} ），且各 tap 並行運算需用到大量乘法器。在 500 Hz 取樣下綽綽有餘，但若要提高時脈或節省資源，需把 MAC 切成 pipeline，或改用 folded 串行運算等。

高通因為需要濾 0.5 Hz 超低頻，過渡帶極窄，數位端需最多階數（127 taps），類比端則需極大 RC，因此類比高通電容將麥拉改成無極性電解電容，不使用一般極性電解的原因為在零直流偏壓的訊號路徑上會呈現非線性、漏電，對於電路響應不佳

類比 IA 的 CMRR 以 UA741 自搭之三運放 IA，CMRR 受差動級電阻匹配限制（0.1% 電阻約 74 dB），欲達生醫理想的 90–120 dB 需改用雷射修調之專用 IA 晶片。


五、成果與反思

數位管線成功運作，訊號依序通過高通去基線、低通去高頻、陷波去 60 Hz，量得 RR 間期約 1000 ms，對應心率 60 BPM 落於正常範圍，各級間之延遲即 FIR 延遲所致（圖十三）。




圖(十三) 各波型驗證(GTKwave)。

類比前端串接後之整體頻率響構成一個 0.5–100 Hz 的帶通濾波器，並於 60 Hz 疊加一個深約 -50dB 的陷波。低於 0.5 Hz 的基線漂移與高於 100 Hz 的高頻雜訊皆被衰減，60 Hz 電力線干擾被陷波精準壓除，通帶則維持約 20 dB 增益（IA），各級截止與陷波頻率皆與設計目標一致（圖十四）。




圖(十四) 類比濾波器頻率響應

類比前端已於麵包板完成實體電路（圖十五），並以示波器頻率響應分析（FRA，Keysight DSOX1202G， ± 15 V 供電）量測，範圍 10–150 Hz（圖十六）。



圖(十五) 類比前端麵包板實作電路（IA + HPF + LPF + Notch）



圖(十六) 類比前端實測頻率響應

通帶增益 FRA 於 10 Hz 讀約 39 dB，扣除增益軸 20 dB 顯示偏移後約 19 dB，與儀表放大器 $\times 10$ (20 dB) 之設計及模擬一致。陷波實測中心約 60 Hz，底部約 -5 dB (扣偏移後約 -25 dB)，相對通帶約 44 dB 之衰減，與模擬約 50 dB 相當 (僅略淺約 5 dB)。相位於 60 Hz 陷波處呈現特徵性之急遽相位跳變，與模擬定性一致，絕對值因 FRA 採單端輸入 (模擬為差動)，且僅量 10–150 Hz 波型而有不同。

綜合而言，實測重現模擬之帶通形狀、60 Hz 深陷波與陷波處之相位跳變，驗證電路確實運作。量化差異來自被動元件容差、麵包板寄生與接點電阻、LM741 非理想及 FRA 量測設定。

後續改良可以 PCB 取代麵包板，採可調元件逼近深陷波，並改用 AD620 等單晶片儀表放大器提升共模抑制。

這個專題讓我把訊號處理從演算法做到實體電路，也更清楚類比與數位各自的角色與取捨。未來方向為使用 FPGA 控制 ADC，讓 pipeline 處理現場數位化的訊號，而非預錄樣本，達成端到端的訊號鏈。進行合成與時序分析、燒錄至 FPGA 實測，透過靜態時序分析確保 500 Hz 取樣下滿足 setup/hold time、避免亞穩態，並把 FIR 內部的 MAC 切級以提高時脈。



圖(十七) 本專題於開發前期即以階段性成果參加生物醫學工程學系專題研究競賽並獲佳作，當時專題仍在進行，以前期題名「Electrocardiogram Detection Circuit」參賽，故與現階段題名有不同。